KOREAN PATENT ABSTRACTS

(11)Publication number:

1020030067868 A

(43) Date of publication of application: 19.08.2003

(21)Application number: (22)Date of filing:

1020020007366

(71)Applicant:

SAMSUNG ELECTRONICS CO., LTD.

(30)Priority:

08.02.2002

(72)Inventor:

LEE, BAEK UN

(51)Int. CI

G02F 1/133

(54) LIQUID CRYSTAL DISPLAY AND METHOD FOR DRIVING THE SAME, AND FRAME MEMORY

(57) Abstract:

PURPOSE: A liquid crystal display and a method for driving the same, and a frame memory are provided to reduce the size of a data gray scale signal compensating unit by reducing part interfacing with the frame memory. CONSTITUTION: A data gray scale signal compensating unit(400) is connected with a frame memory(420) outputting and storing data in a burst mode. The data gray scale signal compensating unit receives a gray scale signal of the current frame from a data gray scale signal source for storing the gray scale signal in the frame memory in the burst mode. The data gray scale signal compensating unit reads a gray scale signal of the previous frame stored in the frame memory for generating a compensated gray scale

signal by considering the gray scale signal of the current frame and the gray scale signal of the previous frame. Data and command pins of the frame memory share buses interfacing with the data gray scale signal compensating unit.

copyright KIPO 2003

Legal Status

Date of request for an examination (20070208) Notification date of refusal decision (00000000) Final disposal of an application (registration) Date of final disposal of an application (20081205)

Patent registration number (1008782310000)

Date of registration (20090106)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent (00000000)

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

(19)대한민국특허청(KR) (12) 공개특허공보(A)

(51) 。 Int. CI. ⁷ G02F 1/133		(11) 공개번호 (43) 공개일자	폭2003-0067868 2003년08월19일
(21) 출원번호 (22) 출원일자	10-2002-0007366 2002년02월08일		
(71) 출원인	삼성전자주식회사 경기도 수원시 팔달구 매탄3동 416번지		
(72) 발명자	이백운 경기도성남시분당구야탑동331번지동부야	·과트110동802호	
(74) 대리인	유미특허법인		
심사청구 : 없음			

(54) 액정 표시 장치 및 그 구동 방법과 프레임 메모리

요약

본 발명에 따른 액경 표시 장치는 데이터를 버스트 모드로 출력하고 저장하는 프레임 메모리와 연결되어 있는 테이터 계조 신호 보정부를 포함한다. 데이터 계조 신호 보정부는 데이터 계조 신호 노스로부터 현재 프레임의 계조 신호부는 수신하여 프레임 메모리에 버스트 모드로 자장하고, 프레임 메모리에 저장되어 있는 이런 프레임의 계조 신호부는 트 모드로 판독하여, 현재 프레임의 계조 신호부 이전 프레임의 계조 신호를 교려해서 보정된 계조 신호를 생성하여 출력한다. 프레임 메모리가 데이터 계조 신호 보정부와 인터페이스하는 버스를 프레임 메모리의 데이터 관과 명령 관이 공유하고 있다.

대표도

도 4

색인어

프레임 메모리, 버스트, 액정 표시 장치

명세서

도면의 간단한 설명

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 도면이다.

도 2는 본 발명의 일 심시예에 따른 데이터 계조 신호 보정부를 나타내는 블록도이다.

도 3은 프레임 메모리를 외장 메모리로 구현한 경우를 나타내는 블록도이다.

도 4는 본 발명의 일 실시예에 따라 프레임 메모리를 외장 메모리로 구현한 경우를 나타내는 볼록도이다.

도 5a는 프레임 메모리의 파워업 단계를 나타내는 시퀀스 도면이며, 도 5b는 프레임 메모리의 버스트 판독을 나타내

는 시퀀스 도면이고, 도 5c는 프레임 메모리의 버스트 기록을 나타내는 시퀀스 도면이다.

발명의 상세한 설명

박명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치 및 그 구동 방법과 액정 표시 장치 사용되는 프레임 메모리에 관한 것이다.

근래 돼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 디스플레이 장치도 경당화 및 박형화가 요구되고 있으 며, 이러한 요구에 따라 음국선관(CRT, cathode ray tube) 대신 액칭 표시 장치(LCD, liquid crystal display)와 같은 평관 매널 표시 장치(FPD, flat panel display)가 개발되고 있다.

LCD는 두 기관 사이에 주입되어 있는 이방성 유전율을 가지는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절 하여 기관에 투파되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다. 이러한 LCD는 평관 표시 장 치 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터를 스위칭 소자로 이용한 TFT LCD가 주로 이용되고 있 다.

최근에는 TFT LCD가 컴퓨터의 표시 장치뿐만 아니라 텔레비전의 표시 장치로 널리 사용됨에 따라 동화상을 구현할 필요성이 증가하게 되었다. 연속되는 그림을 초당 24프레임 이상의 빠른 속도로 표시하면 인간은 동화상으로 인지하 게 되는데, 이러한 동화상의 인지는 인간의 눈이 인지되는 화상을 0.04초 정도 기억하는 장상효과가 있기 때문이다.

CRT와 같은 발광형 표시 장치는 일괄스(impulso)형 발광 방식이므로 동화상 구현 시에 앞뒤 프레인 사이의 휘도 와이가 큰 경우에도 불행정 구간이 존재하여 인간의 논의 장상 효과와 보상된다. 따라서, 자연스러운 동화상 구현이 가능하지만, 충진의 TFT LCD는 응답 속도가 느리기 때문에 통화상을 구현하기 어렵다는 단점이 있었다. 이러한 응답속도 문제를 개선하기 위해 중태에는 OCB(optically compensated band) 모드를 사용하거나, 강유건성 액정(FLC, ferro-electric liquid crystal) 물실을 사용한 TFT LCD를 가용하였다.

그러나, 이와 같은 OCB 모드나 FLC를 사용하기 위해서는 종래의 TFT LCD 패널이 구조를 바꾸어야 하는 문제점이 있어서, 본 출원인은 한국공개반호 특2001-0077568호의 액경 표시 장치 및 그의 구동 방법(2001년 2월 3일에 출원 되어 2001년 8월 20일에 공개됨)에서 TFT LCD의 패널 구조를 바꾸지 않으면서, 보정된 테이터 전일을 생성할 수 있는 데이터 계조 신호 보정부를 추가함으로써 이와 같은 문제를 해결하였다.

이와 같은 데이터 계조 신호 보정부에서 계조 신호를 저장하고 출력하는 프레임 메모리는 데이터 계조 신호 보정부에 내장될 수도 있지만, 도 3에 도시한 바와 같이 외장 메모리로서 구현되는 것이 가격면에서 바람직하다.

이때, 데이터 계조 신호 보정부가 외장의 프레임 메모리와 인터페이스하기 위해서는 데이터 계조 신호 보정부에 핀이 묖요하게 된다. 그러나 데이터 계조 신호 보정부의 다이(die) 사이즈는 총 핀 수의 제곱에 비례하여 증가하고, 다이 사 이즈가 증가하면 계조 만가가 증가하게 된다.

발명이 이루고자 하는 기술적 과제

이와 같은 문제점을 해결하기 위하여, 본 발명은 데이터 계조 신호 보정부가 프레임 메모리와 인터페이스 하는 부분 을 줄이는 것을 그 기술적 과제로 한다.

발명의 구성 및 작용

본 발명은 프레임 메모리의 일부 핀들이 데이터 계조 신호 보정부와 인터페이스하는 버스를 공유하여 이러한 기술적 과제를 달성한다.

본 발명의 한 특징에 따르면, 액정 표시 장치는 액정 표시 장치 패널, 게이 트 드라이버, 데이터 드라이버 및 데이터 계조 신호 보정부로 이루어진다. 액정 표시 장치 패널은 주사 신호를 전달하는 다수의 게이트선, 데이터 전압을 전달 하며 상기 게이트선과 절언되어 교차하는 다수의 데이터선, 그리고 상기 게이트선 및 데이터선에 의해 둘러싸인 영역 에 형성되며 각각 상기 게이트선 및 데이터선에 연결되어 있는 스위칭 소자를 가지는 행렬 형태로 배열된 다수의 의혹 소를 포함한다. 메이터 제조 신호 보정부는 베이터 제조 신호 소스로부터 계조 신호를 구신하고, 현재 크레임의 계조 신호를 이전 프레임의 계조 신호를 고려해서 보정된 계조 신호를 생성하여 출력한다. 게이트 드라이버는 게이트선에 구사 신호를 순차적으로 공급하며, 데이터 드라이버는 데이터 계조 신호를 선거모부터 출력되는 보정된 계조 신호를 대용하는 데이터 정안으로 바꾸어 데이터선으로 포근하다.

여기서, 페이터 제조 신호 보정부는 데이터 제조 신호 소스로부터의 현제 프레임의 제조 신호를 한번의 명령으로 일 정라의 데이터를 처리하는 모드인 버스트 모드로 저장하고, 저장된 이전 프레임의 제조 신호를 버스트 모드로 출탁하 는 프레임 메모리를 포함한다.

또한, 데이터 계조 신호 보정부는 프레임 메모리의 계조 신호의 기록 및 판독을 제어하는 컨트롤러와 보정된 계조 신호를 생강하여 출력하는 데이터 계조 신호 변환기를 포함하는 것이 바람식하다. 또한 연속적으로 입력되는 현재 프레임의 계조 신호를 당시로 자자하다 드웨덴 메모리로 전합하는 게시 메모리를 포함한 수 있다.

이때, 프레임 메모리는 데이터 계조 신호 보정부 외부에 형성되어 데이터 계 조 신호 보정부와 인터페이스하는 것이 바람직하다.

프레임 메모리가 테이터 제조 신호 보정부와 인터페이스하기 위해서 다수의 테이터 핀, 다수의 명령 핀, 테이터 마스 크 핀 및 칩 선백 핀을 포함한다. 테이터 관과 명령 핀은 버스를 공유하고 있으며, 각각을 통하여 데이터가 입출력하고 , 프레임 메모리의 동작에 필요한 명령을 수신한다. 테이터 마스크 핀은 테이터가 입출력하지 않을 경우 테이터 핀을 마스킹하는 테 이용되며, 침 선택 핀은 버스를 테이터 핀 또는 명령 편으로 선택하는 데 이용된다.

이때, 버스는 데이터 마스크 핀과 침 선택 핀이 액티브 상태일 때 명령 핀에 이용되고, 데이터 마스크 핀과 침 선택 핀이 인액티브 상태일 때 데이터 핀에 이용되는 것이 바람직하다.

여기서 프레임 메모리로부터 테이터를 버스트 판독한 때는, 버스를 명령 관에 이용하여 프레임 메모리의 뱅크를 프리 차지하고 데이터가 저장되어 있는 행과 판독할 첫 번째 레이터의 일 주소를 지정하고, 다음에 비스를 테이터 관에 이 용하여 앞에서 지정한 열부터 지정한 행의 테이터를 버스트 반독한다.

또한 프레임 메모리에 테이터를 버스트 기록할 때는, 버스를 명령 관에 이용하여 프레임 메모리의 뱅크를 프리차지하고 테이터를 기록할 때가 목을 시작할 것 보면 주소를 지정하고, 다음에 버스를 테이터 관에 이용하여 앞에서 지정한 임부터 지정한 행에 테이터를 버스트 기록한다.

본 발명의 다른 특징에 따르면, 본 발명의 한 특징에 따른 액정 표시 장치를 구동하는 방법이 제공된다. 구동할 때는 데이터 마스크 관과 줘 선택 편의 상태를 변경해서 비스를 데이터 핀 또는 명령 핀으로 이용하여, 프레임 메모리로부 터 이전 프레인의 계조 선호를 비스트 판독하거나 프레인 메모리의 현재 프레인의 계조 선호를 버스트 기록한다.

이때, 바스트 완독한 때는 먼저 버스를 명령 핀으로 선택하여 프레임 메모리의 뱅크를 프리차지한 후에, 관독하고자 하는 계조 신호가 저장되어 있는 행을 지정하고 지정된 행에서 관독을 시작할 첫 번째 열 주소를 지정한다. 다음에 비 스들 데이터 핀으로 전환하여 지정된 행에 저장된 이전 프메임의 계조 신호를 지정된 발부터 차례로 버스트 관독한다.

또한 버스트 기록한 때는 먼저 버스를 명령 핀으로 선택하여 프레임 메모리의 탱크를 프리차지한 후에, 계조 신호를 기록한 행을 지정하고 지정된 행에서 기록을 시작할 첫 번째 열 주소를 지정한다. 다음에 버스를 데이터 핀으로 전환 하여 시정된 행에 현재 프레임의 제조 신호를 지정된 일부터 차례로 버스트 기록한다.

여기서, 맹크를 프리차지함 때는 지정된 행이 있는 맹크만 프리차지하거나 모든 맹크를 통시에 프리차지할 수 있다. 도선, 번 해설 글 주소를 지정할 때 다음 맹크가 프레임 메모리 내에서 자체적으로 프리차지되도록 하는 자동 프리차 지 맹령을 제공할 수도 있다.

또한 버스트 기록하기 전에 계조 신호를 외부의 캐시 메모리에 임시로 저장한 후에 프레임 메모리에 기록할 수도 있 다.

이하, 도면을 참조하여 본 발명에 따른 액정 표시 장치 및 그 구동 방법과 프레임 메모리에 대하여 상세하게 설명한다.

먼저, 도 1 내지 도 3을 참조하여 본 발명의 일 실시에에 따른 액정 표시 장치와 그 데이터 계조 신호 보정부에 대하여 설명한다. 도 1은 본 발명의 일 실시에에 따른 액정 표시 장치를 나타내는 도면이다. 도 2는 본 발명의 일 실시에에 따른 데이터 계조 산호 보정부를 나타내는 불룩도이다. 도 3은 프레임 메모리를 외장 메모리로 구현한 경우를 나타내는 불록도이 다

도 1에 도시한 바와 같이, 본 발명의 일 실시에에 따른 액정 표시 장치는 액정 패널(100), 게이트 드라이버(200), 데이터 드라이버(300) 및 데이터 계조 신호 보정부(400)를 포함한다.

액칭 패널(100)에는 게이트 온 천압을 천달하기 위한 다수의 게이트선(120) 및 보전된 데이터 천압을 천달하기 위한 다수의 테이터선(130)이 행성되어 있다. 이웃한 두 게이트선(120)은 이웃한 두 데이터선(130)과 함께 최소 영역을 경 의하며, 각 화소 영역에는 박막 트렌지스터(110)가 형성되어 있다. 게이트선(120)에 연결된 게이트 천국과 데이터선(130)에 연결된 소스 및 드레인 천구은 이 박막 트렌지스터(110)의 세 단자를 이루며, 박막 트렌지스터(110)의 드레인 천국에는 화소 커페시터(C₁)와 스토리기 커페시터(C₁₁)가 연결되어 있다.

게이트 드라이버(200)는 게이트선(120)에 순차적으로 게이트 온 전압을 인가하여, 게이트 온 전압이 인가된 게이트 선(120)에 게이트 전국이 연결되는 박막 트랜지스터(110)를 턴온시킨다.

데이터 계조 신호 보정부(400)는 도시하지 않은 데이터 계조 신호 소스(예를 들면, 그래픽 제어기)로부터 데이터 계조 신호(6, a)를 수선한 후, 현재 프레임의 데이터 계조 신호화 이전 프레임의 데이터 계조 신호를 고려하여 보정된 데이 터 계조 신호(6, a)를 생성하여 흘러한다. 이때, 계조 신호 보정부(400)는 독립형(stand-alone) 유닛으로 존재할 수 도 있고, 그래픽 카드나 LCD 모듈에 통합될 수도 있다.

데이터 드라이버(300)는 데이터 계조 선호 보정부(400)로부터 수신된 보정된 데이터 계조 신호(G n)를 해당 계조 전압(데이터 전압)으로 바꾸어 각각 데이터선(130)에 인가한다.

다음에 도 2를 참조하여, 데이터 계조 신호 보정부(400)에 대하여 자세하게 설명한다.

도 2에 도시한 바와 같이, 데이터 계조 신호 보정부(400)는 합성기(410), 프레임 메모리(420), 컨트롤러(430), 데이터 계조 신호 변환기(440) 및 분리기(450)를 포함한다.

합성기(410)는 테이터 계조 선호 소스(도시하지 않음)로부터 계조 신호(Gn)를 수신하여, 테이터 계조 신호 보정부(40 이가 처리할 수 있는 속도로 테이터 스트림의 주과수를 변환한다. 예전대, 데이터 계조 신호 소스로부터 18마비르 메 이터가 65MHz 주파수에 동기하여 수신되고, 데이터 계조 신호 보정부(400)의 구성 요소들의 처리 속도가 50Mhz가 한계라고 하면, 합성기(410)는 18비트의 계조 신호를 2개씩 묶어 36비트의 계조 신호(G_m)로 합성하여 프레임 메모 대(420)로 천호한다.

프레임 메모리(420)는 컨트롤라(430)의 제어에 의해 소청 어드웨스에 저장되 어 있는 이전 계조 신호(G_{m-1})를 읽어서 테이터 계조 신호 변환기(440)에 출력하는 동시에, 합성기(410)로부터 전송되는 계조 신호(G_m)를 상기 소청 어드레스에 저장한다. 테이터 계조 선호 변환기(440)는 합성기(410)모부터 출력되는 현재 프레임의 계조 신호(G_m) 와 프레임 메모리(420)로부터 출력되는 이전 프레임의 계조 선호(G_{m-1})를 수신한 후, 이를 이용하어 보정된 계조 신호(G_m)를 생성한다.

분리기(450)는 데이터 계조 신호 변환기(440)로부터 출력되는 36비트의 보정된 데이터 계조 신호(G _ _)를 분리하여 18비트의 보정된 계조 신호(G _ _)를 출력한다.

본 발명의 일 실시예에서는 데이터 계조 신호에 동기하는 블록 주파수가 프레임 메모리를 액세스하는 블록 주파수와 상이하기 때문에, 데이터 계조 신호를 합성 및 분리하는 합성기(410) 및 분리기(450)가 필요하였으나, 데이터 계조 신호에 동기하는 클목 주파수와 프레임 메모리(420)를 액세스하는 클록 주파수가 같은 경우에는 이와 같은 합성기와 분리기는 불필요하게 된다.

이배, 프레임 메모리(420)는 도 3에 도시한 바와 같이 별도의 외장 메모리로서 구현되는 것이 바람직하다. 프레임 메 모리의 성능을 충족하는 의장 메모리로서는 SDRAM, DDR SDRAM(double data rate SDRAM) 등의 버스트 타입(bu rst-type)의 메모리를 사용할 수 있다. 본 발명의 일 실시예에서는 프레임 메모리로서 512K 것2 2 x端명의 구준를 가진 64Mb SDRAM을 사용하여 설명하지만, 다른 버스트 타입 메모리를 사용하는 경우에도 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용어하게 실시할 수 있을 것이다.

본 방명의 일 실시예에 따른 512K ×32 ×4뱅크의 구조를 가진 64Mb SDRAM인 트레임 메모리(420)가 데이터 계조 신호 보정부(400)와 인터페이스하기 위해서는 총 52개의 관이 필요하다. 이러한 52개의 관은 풍복(clock, 이하 CLK 다 함), 등록 인에이불(clock enable, 이하 CKE라 함), 칩 셀렉트(chip select, 이하 CS라 함) 및 데이터 마스크(data mask, 이하 DQM이라 함)로 이루어지는 4개의 제1 그룹 편, 형 액세스(row access strobe, 이하 RAS과 함), 앱 액세스(column access strobe, 이하 CAS라 함), 라이트 인에이블(write enable, 이하 WE라 함), 2개의 뱅크 어드렉스(bank address, 이하 각각 BAO 및 BA1이라 함) 및 11개의 어드렉스(이하, 각각 ADDRO 네지 ADDR10이라 함)로 이루어지는 16개의 제2 그룹 편, 그리고 32개의 테이터 편(이하, 각각 DQO 내지 DQ31이라 함)으로 이루어지는 제3 그용 편이다.

집 형태로 이루어진 데이터 계조 신호 보정부(400)의 다이(die) 사이즈는 총 핀 수의 제곱에 비례하여 증가하고, 다이 사이즈가 증가하면 제조 단가가 증가하게 된다. 따라서, 데이터 계조 신호 보정부(400)의 핀 수를 증이런 다이 사이즈 를 줄일 수 있어, 가격 저하를 기대할 수 있다. 이는 데이터 제조 신호 보정부(400)가 독립형(stand-alone) 유닛으로 존제할 때뿐만 아니라 그래픽 카드나 LCD 도둑에 통합되어 있을 때도 마찬가지이다.

이하, 도 4 및 도 5를 참조하여 본 발명의 일 실시에에 따른 프레임 메모리와 이의 구동 방법에 대하여 자세하게 설명 한다.

도 4는 본 발명의 일 실시예에 따라 프레임 메모리(420)를 외장 메모리로 구 현한 경우를 나타내는 불록도이다.

도 4에 도시한 바와 같이, 프웨임 메모리(420)로서 512K ×32 ×4뱅크의 구조를 가진 64Mb SDRAM을 사용한 경우 에는 도 3과 달리 16개의 제2 그룹 관과 제3 그룹 관의 버스를 공유하여 데이터 제조 신호 보정부(400)에서 관 수름 16개 종일 수 있다.

버스트 타입의 프레임 메모리(420)에는 버스트 모드가 있어서 관독(read) 또는 기록(write) 명령을 한번 내리면 최대 한 페이지의 데이터가 별도의 다른 명명 없이 판독 또는 기록될 수 있다. 아레에서 실령하는 것처럼 제2 그룹 권과 제 3 그룹 관에 대해서 컨트롤 사렌스를 조정하여 제2 그룹 관과 제3 그룹 관이 대해서 컨트롱 사린 수 있다.

이하, 도 5a 내지 5c를 참조하여 본 발명의 제1 실시예에 따른 프레임 메모리(420) 구동 방법에 대해서 자세하게 설 명한다.

도 5a는 프레임 메모리의 파워업 단계를 나타내는 시퀀스 도면이며, 도 5b는 프레임 메모리의 버스트 판독을 나타내는 시퀀스 도면이고, 도 5c는 프레임 메모리의 버스트 기록을 나타내는 시퀀스 도면이다.

먼저, 도 5a를 참조하여 프레임 메모리(420)의 파워업 단계에 대해서 설명한다.

트페임 메모리(420)를 관득 또는 기록하는 것과 같이 프페임 메모리(420)를 정상적으로 작동시키기 위해서는 먼저 파워잌(power-up) 단계가 필요하다. 파워잌 (bullet 한평) (command)만으로 이루어지고 테이터의 입을력이 없으므로 DQM을 핵되므 포 하여 데이터 핀을 마스킹한다. 다시 말하면 데이터를 입출력을 하이 입피린스(HI-Z) 상태인 오픈 상태로 유지하면 된다. 이러한 파워잌 단계는 비작중 (no operation, NOP) 단계, 프리차지(prechage, PRE) 단계, 자동 라프에시(auto refresh, AR) 단계 및 모드 레스즈닉 설션(mode register set, MRS) 단계로 이루어진다.

NOP 단계에서는 안정된 클목이 입력되는 상태에서 CKE를 역티브로 하고 CS, RAS, CAS, WE 동의 편들은 인액티 브(Inactive)로 하여 200% 정도 유지한다. PRE 단계에서는 CS, RAS 및 WE를 액티브, CAS를 인액티브로 하고 AD DR10을 1로 설정하여 프레임 메모리(420)의 모든 뱅크를 프리차지한다. AR 단계에서는 CS, RAS 및 CAS를 에티브, WE를 인액티브로 하여 프리차지된 메모리를 리프레시하며, 이 AR 단계를 2회 이상 반복한다. MRS 단계에서는 CS, RAS, CAS 및 WE를 액티브로 하고 BAO, BA1, ADDRO 내지 ADDR10에 MRS 값을 주어서, CAS 레이틴시(LT)(2 또 는 3), 버스트 길이(1, 2, 4, 8 또는 중 케이지) 및 버스트 타입을 설정한다.

이와 같은 파워업 단계를 거친 후 프레임 메모리(420)를 버스트 판독 또는 버스트 기록할 수 있다. 이하에서는 파워업 단계의 MRS 단계에서 버스트 길이가 풀 페이지로 설정된 경우에 대해서 설명한다.

도 5b를 참조하여 프레임 메모리(420)를 버스트 판독하는 방법에 대하여 설명한다.

번처 BAD 및 BA1에 읽고자 하는 뱅크의 주소를 지정하고 CS, RAS 및 WE를 액티브, CAS를 인액티브로 하고 ADD R10을 0으로 설정하여 수동으로 지정한 뱅크를 프리자지한다(PRED). 프리차지한 후 ADDRO 내지 ADDR1에에 판독 하고자 하는 데이터가 저장되어 있는 행(row)의 주소를 지정하고 CS 및 RAS를 액티브, CAS 및 WE를 인색티브로 하여 앞에서 지정된 행을 액티브 상태로 한다(RAO). PRED 및 RAO 단계에서는 아직 유효한 데이터를 읽고 있지 않으 므로 DOMA 역터브로 되어 있다.

다음에 ADDRO 내지 ADDR7에 읽고자 하는 첫 번째 테이터의 열(column) 주소를 지정하고 CS 및 CAS를 액티브, R AS 및 WE를 인액티브로 하고 ADDR10을 1로 설정하여 CAS 명령을 내린다(RD0). CAS 명령을 내릴 때는 DQM을 액티브로 하여 CAS 명령이 제대로 들어갈 수 있도록 하고, 다음 클록부터는 데이터를 읽기 위해서 DQM을 인액티브 로 한다(RDO).

여기서, CAS 레이턴시(LT)가 2로 설정된 경우에는 CAS 명령으로부터 2를록 이후부터 테이터를 읽어야 하지만, 판 목 상태에서 DQM 명령은 2를록 이후에 작동한다. 즉, CAS 명령 다음 2를록에서는 DQM에 아러 역티브 상태이므로 테이터를 읽을 수 없으며 그 다음 플루부터 테이터를 읽을 수 있다. 따라서 ADDRO 내지 ADDRY을 설정할 때 추소는 (읽고자 하는 첫 번째 테이터의 열 주소 – 1)로 지정하여야 테이터를 정상적으로 읽을 수 있다. 도 55에 도시한 바와 같이 (기부터 테이터를 읽을 때는 주소는 QO으로 지장하여야 한다. 그러나 CAS 레이턴시(LT)가 3인 경우에는 이화 같은 문제가 발생하지 않으므로 ADDRO 내지 ADDRY에는 되고자 하는 첫 번째 테이터의 열 주소를 지정하면 되다.

이와 같이 DQM이 인액티브로 바뀐 경우부터 256센의 데이터가 지정된 열 주소부터 차례로 버스트 판독된다. 이때 도 4에 도시한 바와 같이 데이터 권과 제2 그룹 권이 버스를 공유하고 있으므로 데이터를 읽을 때 RAS, CAS, WE, B A DDRO 내지 ADDR10의 상태가 바젤 수 있지만 버스가 공유되어 있지 않는 CS를 인액티브로 계속 유지하면 프레 임 에노리(420)에는 명령이 들어가지 않는다.

XGA 디스플레이의 경우에는 1라인에 1024 화소가 있으므로 한 뱅크의 한 행에 있는 256셀만으로는 이 화소를 저장하기에는 부족하다. 따라서 한 뱃크의 한 행을 읽은 후 나올 뱃크를 계속해서 읽어야 한다.

PREO 단계에서와 같이 읽고자 하는 다음, 랭크의 주소를 BAO 및 BA1에 지정하여 앞 랭크의 마지막 유효한 테이터 다음 플록 또는 그 이후에 프리차지한다 (PREI), 그런데 앞에서 설명한 바와 같이 리드 상태에서 DQM 명령은 2플록 이후에 작동하므로 마지막 유효한 테이터 1글록 전에 DQM을 պ리므로 하여 마지막 유효한 테이터 나음 플록부터 데이터 만을 막스킬한다. 프리차지한 주의 CAS 명령을 내리는 동작(RA1) 및 버스트 리드 동작(RD1)은 앞에서 설명한 RAO 및 RPO의 단계의 토익하다 모 석명은 생당하다

그런데, 더스폼페이용 데이터는 연속적으로 입력되는 데 반하여 이와 같이 한 뺑크의 데이터를 읽고 다음 뱅크의 데이터를 읽으면 시간적인 차이가 생기게 된다. 이러한 시간적인 차이를 보상하기 위해 데이터 계조 신호 보경부(400) 내부에 캐시 메모리(도시하지 않음)를 둔 수 있다. 데이터 계조 신호 보경부(400)에 천달되는 현재 프레임의 제조 신호를 입시로 캐시 메모리에 저장하고 이를 프레임 메모리(420)로 전달함으로써 이러한 시간적인 차이를 보상할 수 있다.

뱅크를 바꾸어 가면서 한 라인의 테이터를 모두 일으면 마지막 뱅크의 마지 막 유효한 테이터 1물투 천에 DQM을 액 티브로 하여 유효한 데이터 다음 물록부터 테이터 핀을 마스킹하고, 다음 라인의 테이터를 읽으면 된다. 다음 라인의 테이터를 읽는 과정은 앞에서 설명한 한 라인의 테이터를 읽는 과정과 듯입하므로 설명을 생략한다.

다음에, 도 5c를 창조하여 프레임 메모리(420)에 버스트 기록하는 방법에 대하여 설명한다.

버스트 기록 과정은 CAS 레이턴시(LT)가 없다는 점을 제외하면 버스트 판독 과정과 동일하다.

상세히 설명하면, 버스트 판둑에서의 PREO 단계와 같이 기목하고자 하는 맹크를 프리차지하고(PREO), 기록하고자 하는 행을 액티브 상태로 한다(RAO). 라이트 상태에서는 DQM 명령은 레이턴시(LT) 없이 바로 그 종록 사이를래 작용하므로, 반독 상태와 달리 CAS 명령을 내릴 때까지 DQM을 액티브로 유지하고 다음 블록부터 DQM을 인액티브로 설정한다(WRO), 그리고 ADDRO 내지 ADDR7에 기록할 데이터의 열 주소를 지정할 때, 데이터는 CAS 명령 다음 블록부터 QBM 기록할 데이터의 열 주소를 지정할 때, 데이터는 CAS 명령 다음 블록부터 26전에 기록한 데이터이다 가 하면 CAS 명령 다음 블록부터 25전세의 데이터가 차례로 기록된다.

버스트 기록에서도 한 뱅크의 한 랭에는 256개의 셀만이 있으므로 다음 뱅크에 계속해서 기록하여야 한다. 다음 뱅크 에 기록할 때는 버스트 관독과 달리 레이턴시(LT)가 없으므로 마지막 유효한 데이터 다음 클록부터 DOM을 액티브로 한다. 이후의 동작(PRE1, RA1, WR1)은 이 기술분야에서 통상의 지식을 가진 자가 도면과 앞의 설명을 참조하여 용 이하게 실시할 수 있으므로 설명을 생략한다.

뱅크를 바꾸어 가면서 한 라인의 테이터를 모두 기록하면 마지막 배크의 마지막 유효한 테이터 나음 물록부터 DQM 을 액티브로 하여 유효한 테이터 나음 물록부터 테이터 관을 마스밍하고, 다음 라인의 테이터를 기록한다. 이 과정은 앙에서 설명한 한 라인의 테이터를 기록하는 과정과 동임원드로 성명을 생략하다.

이와 같이 본 발명의 제1 실시에에 따라 데이터를 버스트 판독, 버스트 기록 또는 버스트 판독 후에 버스트 기록하거나 버스트 기록 후에 버스트 판독한 수 있다

다음에 본 발명의 제2 실시에에 따른 프레일 메모리 구동 방법에 대해서 석명하다.

본 발명의 제1 실시에에 따른 프레임 메모리 구동 방법에서는 한 뱅크를 판독 또는 기록할 때마다 프리차지하였지만, 제2 실시에에서는 한 라인의 데이터를 판독 또는 기록할 때 모든 뱅크를 프리차지한다

상세히 설명하면, 한 라인의 데이터를 판독 또는 기록하기 전에 첫 번째 뱅크의 프리차지 단계(PREO)에서 CS, RAS 및 WE를 액티브, CAS를 인액티브로 하고 ADDR10을 1로 설정하여 모든 뱅크를 프리차지한다. 이후에 다음 뱅크를 반독 또는 기록할 때는 프리차지 단계(PRE1)를 생략하고 마로 CAS 명령을 내리면 된다(RA1), 다른 과정은 제1 실시 예외 유사하므로 이에 대한 설명은 생략한다.

다음에 본 발명의 제3 실시예에 따른 프레임 메모리 구동 방법에 대해서 설명한다.

본 발명의 제1 및 제2 실시에에 따른 프레임 메모리 구동 방법에서는 수동으로 프리차지 명령을 내렸지만, 제3 실시 에에서는 프레임 메모리 내에서 자동으로 프리차지한다.

상세히 설명하면, CAS 명령을 내릴 때(RAO, RA1) ADDR10을 1로 설정하면 한 랭크의 버스트 관독 또는 버스트 기 零이 끝난 후 다음 뱅크를 버스트 관독 또는 버스트 기록할 때 별도의 프리카지 명령(PRE1) 없이 프레임 메모리 내에 서 자동으로 프리차지를 수행한다. 다른 과정은 제1및 제2 실시에와 유사하므로 이에 대한 성명은 생략한다.

박명의 출과

이와 같이 본 발명에 의하면, 데이터 계조 신호 보정부가 프레임 메모리와 인터페이스 하는 부분을 줄여서 데이터 계 조 신호 보정부의 크기를 줄일 수 있다.

(57) 청구의 범위

청구항 1.

주사 신호를 전달하는 다수의 케이트선, 테이터 전안을 전달하며 상기 케이트선과 절면되어 교자하는 다수의 테이터 선, 그리고 상기 케이트선 및 테이터선에 의해 둘러싸인 영역에 행성되며 각각 상기 제이트선 및 테이터선에 연결되어 있는 스위장 소자를 가지는 행밀 형태로 배일된 다수의 화소를 포함하는 역정 표시 장치 패일.

상기 게이트선에 상기 주사 신호록 순차적으로 공급하는 게이트 드라이버

데이터 계조 신호 소스로부터 계조 신호를 수신하고, 현재 프레임의 계조 신호와 이전 프레임의 계조 신호를 고려해 서 보정된 계조 신호를 생성하여 출력하는 데이터 계조 신호 보정부, 그리고

상기 데이터 계조 신호 보정부로부터 출력되는 상기 보정된 계조 신호를 대용하는 데이터 전압으로 바꾸어 상기 데이터선으로 공급하는 데이터 드라이버

를 포함하며.

상기 테이터 계조 신호 보정부는 상기 테이터 계조 신호 소스로부터의 상기 현재 프레임의 계조 신호를 한번의 명령 으로 일정광의 테이터를 처리하는 모드인 바스트 모드로 저장하고, 저장된 상기 이전 프레임의 계조 신호를 상기 버 스트 모드로 훌럭하는 프레임 메모리를 포함하는

액정 표시 장치.

청구항 2.

제1항에서,

상기 테이터 계조 신호 보정부는

상기 프레임 메모리의 상기 계조 신호의 기록 및 판독을 제어하는 컨트롤러 및

상기 현재 프레임의 계조 신호와 상기 이전 프레임의 계조 신호를 고려해서 상기 보정된 계조 신호를 생성하여 출력 하는 데이터 계조 신호 변환기

를 더 포함하는 액정 표시 장치.

청구항 3. 제2항에서.

상기 데이터 계조 신호 보정부는

상기 프레임 메모리로 전달되는 연속적으로 입력되는 상기 현재 프레임의 계조 신호를 입시로 저장하여 상기 프레임 메모리로 전달하는 캐시 메모리를 더 포함하는 액정 표시 장치.

청구항 4.

제2항 또는 제3항에서.

상기 프레임 메모리는 상기 데이터 계조 신호 보정부 외부에 형성되어 상기 데이터 계조 신호 보정부와 인터페이스하는 액정 표시 장치.

청구항 5.

제4항에서,

상기 프레임 메모리는

상기 테이터 계조 신호 보정부와 인터페이스하는 다수의 버스에 일대일로 연결되어 있으며 테이터가 입출력하는 다 수의 데이터 핀,

상기 다수의 데이터 편이 연결되어 있는 상기 버스를 상기 데이터 핀과 함께 공유하고 있으며 상기 프레임 메모리의 동작에 필요한 명령을 수신하는 다수의 명령 핀,

데이터가 입출력하지 않을 경우 상기 데이터 편을 마스킹하는 데 이용되는 데이터 마스크 편, 그리고

상기 버스를 상기 데이터 핀 또는 상기 명령 핀으로 선택하는 데 이용되는 칩 선택 핀

을 포함하는 액정 표시 장치.

청구항 6. 제5항에서.

상기 데이터 마스크 핀과 상기 칩 선택 핀이 액티브 상태일 때 상기 버스는 상기 명령 핀에 이용되고,

상기 테이터 마스크 관과 상기 침 선택 관이 인액티브(inactive) 상태일 때 상기 버스는 상기 테이터 관에 이용되는 액경 표시 장치.

청구항 7.

제5항에서,

삿기 프레임 메모리는

상기 버스가 상기 명령 핀에 이용되어, 상기 프레임 메모리의 뱅크가 프리차지(precharge)되고 데이터가 저장되어 있는 행(row)과 판독할 첫 번째 데이터의 열(column) 주소가 지정되고,

상기 버스가 상기 테이터 핀에 이용되어, 상기 지정된 열부터 상기 지정된 행의 테이터가 상기 버스트 모드로 판독되 는

액정 표시 장치.

청구항 8. 제5항에서.

삿기 프레임 메모리는

상기 버스가 상기 명령 편에 이용되어, 상기 프레임 메모리의 뱅크가 프리차지(precharge)되고 테이터를 기록할 행(row)과 기록할 첫 번째 테이터의 열 (column) 주소가 지정되고.

· 상기 버스가 상기 테이터 판에 이용되어, 상기 지정된 열부터 상기 지정된 행의 테이터가 상기 버스트 모드로 기록되는

액정 표시 장치.

청구항 9.

한번의 명령으로 일정량의 데이터를 처리하는 버스트 모드로 한 프레임 동안의 데이터를 저장하고 출력하는 프레임 메모리로서.

외부로부터의 다수의 버스에 일대일로 연결되어 있으며 데이터가 입출력하는 다수의 데이터 편.

상기 다수의 데이터 편이 연결되어 있는 상기 버스를 상기 데이터 편과 함께 공유하고 있으며 상기 프레임 메모리의 동작에 필요한 명령을 수신하는 다수의 명령 편.

네이터가 입출력하지 않을 경우 상기 테이터 편을 마스킹하는 데 이용되는 테이터 마스크 편, 그리고

상기 버스를 상기 데이터 핀 또는 상기 명령 핀으로 선택하는 데 이용되는 칩 선택 핀

을 포함하는 프레임 메모리.

청구항 10.

제9항에서,

삿기 버스는

상기 데이터 마스크 핀과 상기 칩 선택 핀이 액티브 상태일 때 상기 명령 핀으로 선택되며,

상기 데이터 마스크 핀과 상기 칩 선택 핀이 인액티브(inactive) 상태일 때 상기 데이터 핀으로 선택되는

프레임 메모리.

청구항 11.

제9항에서.

상기 테이터 마스크 핀과 상기 침 선택 편의 상태에 의해 상기 버스가 상기 명형 편으로 선택되어, 상기 프레임 메모 리의 벵크가 프리차지(precharge)되고 데 이터가 저장되어 있는 뗑(row)과 光독할 첫 번째 테이터의 열(column) 주 소가 지청되고

상기 버스가 상기 데이터 핀으로 전환되어, 상기 지정된 열부터 상기 지정된 행의 데이터가 상기 버스트 모드로 판독 되는

프레임 메모리.

청구항 12.

제9항에서.

상기 테이터 마스크 핀과 상기 침 선택 핀의 상태에 의해 상기 버스가 상기 명령 핀으로 선택되어, 상기 프레임 메모 리의 뱅크가 프리차지(precharge)되고 데이터를 기록할 뱅(row)과 기록할 첫 번째 테이터의 얼(column) 주소가 지 정되고,

상기 버스가 상기 테이터 핀으로 전환되어, 상기 지정된 열부터 상기 지정된 행의 데이터가 상기 버스트 모드로 기록 되는

프레임 메모리.

첫구항 13.

회부로부터의 다수의 버스에 인대일로 연결되어 있으며 테이터가 입출력하는 다수의 테이터 핀, 동작에 필요한 명령 을 수신하는 다수의 명령 핀, 상기 테이터 권을 마스叉하는 테 이용되는 데이터 마스크 핀, 및 칩 선택에 이용되는 칩 선택 핀을 가지며, 한번의 명령으로 일정량의 테이터를 처리하는 버스트 모드로 한 프레임 동안의 계조 신호를 저장 하고 출력하는 프레임 메모리를 포함하는 액칭 표시 장지를 구동하는 방법에서,

상기 명령 핀은 상기 데이터 핀과 함께 상기 버스를 공유하고 있으며,

상기 데이터 마스크 핀과 상기 침 선택 핀의 상태를 변경하여 상기 버스를 상기 데이터 핀 또는 상기 명령 핀으로 이 용하여 이전 프레임의 계조 신호를 상기 버스트 모드로 판독하는 버스트 판독 단계, 및

상기 데이터 마스크 편과 상기 칩 선택 편의 상태를 변경하여 상기 버스를 상기 데이터 편 또는 상기 명령 편으로 이 용하여 현재 프램임의 계조 신호를 상기 버스트 모드로 기록하는 버스트 기록 단계

를 포함하는 액정 표시 장치 구동 방법.

청구항 14.

제13항에서.

상기 버스트 판독 단계는

상기 버스를 상기 명령 핀으로 선택하여 상기 프레임 메모리의 뱅크를 프리차지하는 단계,

판독하고자 하는 계조 신호가 저장되어 있는 행을 지정하는 단계.

삿기 지정된 햇에서 판독을 시작할 첫 번째 열 주소를 지정하는 단계, 그리고

상기 버스를 상기 데이터 핀으로 전환하여 상기 지정된 행에 저장된 계조 신호를 상기 지정된 열부터 차례로 상기 버 스트 모드로 판독하는 단계

록 포함하는 액정 표시 장치 구동 방법.

청구항 15.

제13항에서,

상기 버스트 기록 단계는

상기 버스를 상기 명령 편으로 선택하여 상기 프레임 메모리의 뱅크를 프리차지하는 단계,

상기 현재 프레임의 계조 신호를 기록할 행을 지정하는 단계,

상기 지정된 행에서 기록을 시작할 첫 번째 열 주소를 지정하는 단계, 그리고

상기 버스를 상기 데이터 핀으로 전환하여 상기 지정된 행에 계조 신호를 상기 지정된 열부터 차례로 상기 버스트 모드로 기록하는 단계

를 포함하는 액정 표시 장치 구동 방법.

청구항 16.

제14항 또는 제15항에서,

삿기 프레잌 메모리의 뱃크 중 삿기 지정된 햇이 있는 뱃크만 프리차지하는 액첫 표시 장치 구동 방법.

청구항 17.

제14항 또는 제15항에서,

상기 프레임 메모리의 모든 뱅크를 동시에 프리차지하는 액정 표시 장치 구동 방법.

청구항 18.

제14항 또는 제15항에서,


상기 첫 번째 열 주소를 지정하는 단계는 다음 뱅크가 상기 프레임 메모리 내에서 자체적으로 프리차지되도록 하는 자동 프리차지 명령을 제공하는 단계를 포함하는 액정 표시 장치 구동 방법.


청구항 19. 제15항에서,


상기 버스트 기록 단계는


상기 현재 프레임의 계조 신호를 외부의 캐시 메모리에 일시 저장한 후 상기 프레임 메모리로 기록하는 단계를 더 포 합하는 액성 표시 장치 구동 방법.

도면











					_									
버스트 판독														
CS	V///	1		7///	1	_	V///	$\overline{}$	Г	$\overline{}$	_	Г		
Command	PREO			RAO			RDO			_	_			
DQM ///	XIII	7///	7777	1111	1111	1///	1111			_	_			
Data LT=2 Hi-2	HI-Z	HI-Z	Hi-Z	Hi-Z	Hi-Z	HI-Z	HI-Z	HI-Z	HI-Z	Q1	Q2	Q3	Q4	Q5
LT=3Hi-2	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	HI-Z	QO	Q1	02	Q3	Q4
		VI EE												
다음 뱅크를 E	105	선속	<i>,,,,</i> ,	_		,,,,			7777					
Command		⊢	PRE1	-	├	RA1			RD1	-	_	-	_	
DOM	m	m	7777	,,,,,	hm.	HAT	m	<i>~</i>	HUT		_			_
DataILT=2 025	0255	00	UI - 7	U1-7	111-4	4///	Hi-Z	111-7	144	W 7	7	Q1	Q2	03
LT=3 025		0255	Hi - 7	Hi-Z	HI-Z	111-7			Hi-Z		Hi-Z		02	Q3
1,1-01020	102.04	WZ-OO	IIII-Z	mu-z	101-2	Ini-Z	Ini-Z	In 1-2	ini-z	BI-Z	Ini-z	L WI	uz	ų3
라인의 종료														
CS														
Command														
DQM	VIII										7////	/////	/////	7777
Data LT=2 Q254		QO	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	
LT=3 Q253	10254	0255	Hi-Z	HI-7	Hi-Z	Hi-7	Hi-7	H:-7	Hi-Z	Hi-Z	HI-Z	Hi7	u:_7	Hi-Z
								111 2						
				-				111-2	2			111 2	111 2	111 2
								111-2		2	4	2	111 4	
						E 195		111-2	2		JII. 2	JIII 2	<u> </u>	2)
WA = 71=								111-2	2		2	<u> </u>	<u></u>	2)
버스트 기록				,,,,,					J. 1. 2.					
CS	V///						c							
CS	PREO	~~~		RAO										
CS Command DQM	1111		7777	RAO	3	면5	c WRO							
CS Command DQM	PRE0		//// Hi-Z	RAO	3	면5	c WRO	D1	D2	D3	D4	D5	D6	D7
CS Command DQM Data Hi-Z	HI-Z	//// HI-Z	7777	RAO	3	면5	c WRO							
CS Command DQM	HI-Z	//// HI-Z	7777	RAO	3	면5	c WRO							
CS Command DQM Data Hi-2	HI-Z	//// Hi-Z 기록	7777	RAO	3	면5	c WRO		D2					
CS Command DOM Data HI-Z 다음 뱅크를 바	HI-Z	//// Hi-Z 기록	HI-Z	RAO	3	면 5	c WRO							
CS Command DQM Data Hi-Z 다음 뱅크를 바 CS Command DQM	HI-Z	//// Hi-Z 기록	HI-Z	RAO Hi-Z	5 //// Hi-z	면 5	c WRO HI-Z	D1	D2					D7
CS Command DQM Data Hi-Z 다음 뱅크를 바 CS Command DQM	HI-Z	//// Hi-Z 기록	HI-Z	RAO Hi-Z	5 //// Hi-z	면 5	c WRO HI-Z	D1	D2 WR1	Ď3	D4	D5	D6	
CS Command DOM /// Data Hi-2 다음 뱅크를 바 CS Command DQM Data D254	HI-Z	//// Hi-Z 기록	HI-Z	RAO Hi-Z	5 //// Hi-z	면 5	c WRO HI-Z	D1	D2 WR1	Ď3	D4	D5	D6	D7
CS Command DQM Data Hi-2 다음 增且를 H CS Command DQM Data D254	HI-Z	//// Hi-Z 기록	HI-Z	RAO Hi-Z	5 //// Hi-z	면 5	c WRO HI-Z	D1	D2 WR1	Ď3	D4	D5	D6	D7
CS Command DOM Data Hi-Z 다음 병크를 보 CS Command DQM Data D254	HI-Z	//// Hi-Z 기록	HI-Z	RAO Hi-Z	5 //// Hi-z	면 5	c WRO HI-Z	D1	D2 WR1	Ď3	D4	D5	D6	D7
CS Command DOM Data HI-2 다음 뱅크를 바 CS Command DOM Data D254	HI-Z	///// HI-Z 기목 D0	HI-Z	RAO (////////////////////////////////////	3 ///// Hi-Z	HI-Z	c WRO HI-Z	D1	D2 WR1	D3 D1	D4 D2	D5	D6	D7